DIALOG(R)File 352:Derwent WPI

(c) 2004 Thomson Derwent. All rts. reserv.

007597936

WPI Acc No: 1988-231868/198833

Substrate for mounting chip on glass - has transparent electrodes having given circuit pattern on glass substrate and nickel-phosphorus layer

NoAbstract Dwg 0/3

Patent Assignee: STANLEY ELECTRIC CO LTD (SNLE)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 63165896 A 19880709 JP 86310678 A 19861227 198833 B

Priority Applications (No Type Date): JP 86310678 A 19861227

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 63165896 A

Title Terms: SUBSTRATE; MOUNT; CHIP; GLASS; TRANSPARENT; ELECTRODE;

CIRCUIT

; PATTERN; GLASS; SUBSTRATE; NICKEL; PHOSPHORUS; LAYER; NOABSTRACT

Derwent Class: L03; P85; U14

International Patent Class (Additional): G09F-009/30; H01L-023/14

File Segment: CPI; EPI; EngPI

⑩日本国特許庁(JP)

m 特許出願公開

四公開特許公報(A)

昭63 - 165896

@Int Ci.4 9/30 23/14 G 09 F H 01 L

織別記号 3 3 7

庁内整理番号 6866-5C C-7738-5F ④公開 昭和63年(1988)7月9日

寒杏讀求 有

発明の数 1 (全4頁)

チップオングラス実装用基板 40発明の名称

> 昭61-310678 创特 類

願 昭61(1986)12月27日 20出

個発 明 者 秋 Ш 亮

神奈川県川崎市高津区末長19-1 梶ケ谷荘206

字 明 者 仍発

和 久 X

東京都世田谷区中町3-12-12

大 張 79発 眀 者

神奈川県横浜市緑区荏田南2-17-8 志村マンション

301

勿発 眀 者 米 B 公太郎

神奈川県横浜市緑区在田南2-17-8 志村マンション

301

スタンレー電気株式会 顋 创出

東京都目黒区中目黒2丁目9番13号

弁理士 平山 の代 理 人

外1名

チップオングラス実装用器板

2、特許請求の配置

ガラス基板上に所定の団路パターンを有する「 TO膜等による透明電腦を成膜し、さらに接透明 世孫上にポンディングメタル、引き回し電極等の パターンを有するNiっP層を無電解メッキにより 能し、塩Ni-P層のうち上下に対向する基板が重 なり合う部分をフォトリソエッチング。またはり フトオフにより独去することにより構成されてお り、icチップを実験する場合には、41ワイヤに よりウェッジポンティングするようにしたことを 特徴とする、チップオングラス実装用基板。

3. 免明の詳細な説明

(産業上の利用分野)

本発明は、ガラス基板上に所望の回路パターン を形成してこのガラス基板上に10チップを実装 し得るようにしたチップオングラス実装用基板に 関するものである。

(健来の技術及び問題点)

従来、このようなチップオングラス実装用基板 は、例えば先ずガラス基板上に所定の回路パター ンを有するITO(飲化インジウム)膜等による 適明電極を形成し、次にその上から所定のポンデ **ィングメタル、引き回し電極等のパターンを有す** るクロム(Cr)、アルミニウム(Al)等の金属膜を薬 次積層して、ガラス基版上に所望の問路パターン を形成することにより構成されている。そして、 このように構成されたチップオングラス実験用基 板に、1Cチップをダイボンディング等により取 り付け、さらに#1フィヤや##ワイヤなどによりワ イヤポンディングして、ICチップのチップオン グラス実装を実現するようにしている。

- しかしながら、このようなチップオングラス実 並用基板は、金属膿を形成する際、例えばスパッ タリング生、 BB(電子ピーム)リソグラフィ法。 真空落者法等のいわゆる蛇式法にて金属腺を形成 しているので、生産コストが高くなると共に生産 性にも劣り、また回路パターンの形成の際にフェ

韓間昭 63-165896 (2)

 \bigcirc

トリッグラフィ法を採用しているため、このフェ トリソグラフィ工及が多く、これによって6コス トが高くなってしまう等の欠点がある。 (効果の目的)

本発明は、以上の点に置み、延コストで製造が 可能であるチップオングラス実装用基板を提供す ることを目的としている。

(個種点を解決するための手段及び作用)

上記目的は、本塾明によれば、ガラス基礎上に 形定の価格パターンを有するしての職等による透 根世界を成績し、さらには清明覚悟上にポンディ ングメタル、引き回し電極等のパターンを有する III-P用を無世録メッキにより施し、数Ni-P類 のうち上下に対向する基板が重なり合う部分をフ ェトリソエッチング。 またはリフトオフによりな 去することにより構成されていて、10チップを 実施する場合には、Aiワイヤによりウェッジボン ディングするようにしたチップオングラス実装用 革伍によって達収される。

• この発明によれば、170肢等による透明電板

に1T0数による透明電極 2.を成譲し、第1回 (B)に示すように放送明電極2を選定な方法に より所定の選撃パターンにパターニングし、彼い て透明電極2のパターン上に世ねて馬1頭(C) に示すように無意味ノッキによりローP属3を施

で次に、透明電話2及びNi-P居3の上からフォ トレジストイを塗布する。このフォトレジストイ としては、例えば東京応化工業株式会社盤のOP PR-800 が用いられる。そしてこのフォトレジ ストリモ常元男体することにより第1回(D)に 示すように、例えば上下に対向する甚板が重なり 合う部分Rモ私いたNi-P層lの必要な部分にの カフォトレジストしを長す。ここで、エッチング によりBi-P着るのフォトレジストルで覆われて いない都分Rを致去する。かかるスッテングは、 例えば、リン数100 に対して硝酸 5、硫酸 5、酯 載50の利台で頂合されたエッチング波に、60℃で 的 5.分間機構することにより行う。

』 単独に、フォトレジストもを取り触いて、第1

上に、ポンディングメタル、引き回し世後等のパ ターンが無電解料I-Pメッキにより形成されるの で、伊安のフェトリングラフィによる方法に比較 して、より低コストでしかも生産性良く製造する ことができ、また透明な種のパターンとその上に 郵成されるNi-P層とのずれ公差が全くなく、さ らに Ni - P 面の 酸低が 税えば 0.5 me程度と比較的 選い場合にもポンティングが可能であり、従って 例えば彼品セルを作覧する際にセル作製工程にお いてギャップ制御が容易になり、一方1Cチップ を実施する場合にはAIワイヤによりウェッジポン ディングするようにしているので、Ai - P 層とAi ワイヤとの組み合わせのために推験部分において 接触な位による密着破壊が発生しにくくなる。

(実施例)

- 以下、 国歌に示した実施例に基づいて本発明を

・ 第 1 図 は本 発明によるチップオングラス実装用 基板の一実施例の各製造工程を順次示しており、 先ず第1回(A)に示すように、ガラス基仮1上

図(8)に示すようにチップオングラス実装用基 紙5が全成する。因ち、この場合Ni-P単1の軸 去は、いわゆるフォトワソエッチングにより行わ れることになる。

本の類によるチャプナンがちュ宝な風光坂は以 上のように排収されており、1Cチップを実装す る場合には、第2回に示すように、ポートヨコ上 の所定位置に1Cチップ6モダイボンディングし 例えばパワイヤーモウェッジポンディングするこ とにより、ICチップ6がチップオングラス実験 用基板5上に実装される。

◆ 第3回は、第1回に示した製造工程の変形例を 来している。この例の場合、第1回 (B) に示す ように透明電極2が所定の回路パターンにパダー ニングされたガラス基板しに、透明電極2の上か **らフォトレジストもを堕布し、このフォトレジス** ト 4 を異光、 残像することにより、 第 3 図 (A) に示すように、何えば上下に対向する基収が重な り合う部分Rのみにフォトレジストリを残す。次 に、この上から、透明電極とのパターン上に重ね 1)

特開昭 63-165896 (3)

て第3回(B)に示すように無電解メッキにより HI-P用3を能す。ここで、透明電極2上に浸っ ているフォトレジストもを、その上にメッキされ た利1-P用3と共に独宏し、かくして第1回(B) に示すようにチップオングラス実験用器板5が完 成する。即5、この場合HI-P用3の歌宏は、い わゆるりフトオフにより行われることになる。 (気明の効果)

第1図(A) ~ (E) は本免明によるチップオングラス実施用基板の一実施例の各質造工程を順次示す機時断面図、第2図は第1図のチップオングラス実装用基板を使用してICチップを実装した状態を示す機時期面図、第3図(A).(B) は第1図の製造工程の変形例を示す機能新面図である。


1 ---- ガラス茶板: 2 ---- 透明電極: 3 ---- FI - P 層: 4 ---- フォトレジスト: 5 ---- チップオングラス実験 用茶板: 6 ---- I C チップ: 7 ---- Al ワイヤ。

> 特許出願人:スタンレー電気株式会社 代 理 人:弁理士 平 山 ー 章 回 : 弁理士 揺 雄 健 三

等のパターンが無電解EIIーPメッキにより形成されるので、従来のフォトリソグラフィによる方法に比較して、より低コストでしかも生産性及く製造されることができる。


かくして本発明によれば、 係コストで且つ生版 性の良いチップオングラス実験用値板が得られ、 例えば液晶表示パネル等の製造のために振めて有 利なチップオングラス実験を実現することが可能 トなる。


4. 図面の簡単な説明



特開昭 63-165896 (4)

第2図





- (19) Japanese Patent Office (JP)
- (12) Japanese Patent Laid-Open (A)
- (11) Japanese Patent Application Laid-Open

No. 63-165896/1988

(43) Laid-Open Date: Showa 63-07-09 (July 9, 1988) 5

(51)Int.Cl.4

Identification Code

Office Reference Number

G 09 F 9/30 337

6866-5C

H 01 L 23/14

C-7738-5F

Request for Examination: Made

Number of Inventions: 1 10

(All 4 pages)

(54) Title of the Invention

Chip on Glass Mounting Substrate

- (21) Application No. 61-310678/1986
- (22) Filing Date: Showa 61-12-27 (December 27, 1986)
- (72) Inventor: Ryoichi AKIYAMA 15

Kajigaya-sou 206, Suenaga 19-1, Takatsu-ku, Kawasaki-shi, Kanagawa

(72) Inventor: Kazuhisa UI

Nakamachi 3-12-12, Setagaya-ku, Tokyo

- (72) Inventor: Yoshikazu OOHARI
- Shimura Mansion 301, Edaminami 2-17-8, Midori-ku, Yokohama-shi, Kanagawa 20
 - (72) Inventor: Kotaro YONEDA

Shimura Mansion 301, Edaminami 2-17-8, Midori-ku, Yokohama-shi, Kanagawa

(71) Applicant: Stanley Electric Co., Ltd.

2-9-13 Nakameguro, Meguro-ku, Tokyo

10

20

(74) Agent: Patent Attorney, Kazuyuki HIRAYAMA and 1 other

SPECIFICATION

1. Title of the Invention

Chip on Glass Mounting Substrate

2. Scope of Claim for Patent

A chip on glass mounting substrate characterized in that a transparent electrode is formed by an ITO film or the like having a predetermined circuit pattern over a glass substrate; an Ni-P layer having a pattern such as a bonding metal or a drawing electrode is formed by electroless plating over the transparent electrode; a portion of the Ni-P layer interposed between a pair of top and bottom substrates opposing to each other is removed by photolitho-etching or lift-off technology; and wedge bonding of an Al wire is carried out in case of mounting an IC chip.

3. Detailed Description of the Invention

[Industrial Field of Application] 15

The present invention relates to a chip on glass mounting substrate that is obtained by forming a desired circuit pattern over a glass substrate to enable the glass substrate to be mounted with an IC chip.

[Prior Art and Problem that the Invention is to Solve]

Conventionally, such the a chip on glass mounting substrate was obtained in accordance with the following procedure, that is, a transparent electrode is firstly formed by an ITO (indium oxide) film or the like having a predetermined circuit pattern over a glass substrate; and metallic films such as chromium (Cr) or aluminum (Al) having a predetermined pattern of a bonding metal, a drawing electrode, or the like are

sequentially stacked thereover; then, a desired circuit pattern is formed over the glass substrate. And then, an IC chip is mounted to the thus obtained chip on glass mounting substrate by die bonding or the like. Moreover, an Al wire, Au wire, or the like is wire bonded to the substrate to realize a chip on glass mounting of an IC chip.

However, such a chip on glass mounting substrate has problems that the production cost is increased and the productivity is reduced since a metallic film is formed by a so-called dry method such as sputtering, EB (electron beam) lithography, vacuum vapor deposition; and the cost is also increased since a circuit pattern is formed by a number of times of photolithography.

[Object of the Present Invention]

5

10

15

20

In view of the foregoing, it is an object of the present invention to provide a chip on glass mounting substrate capable of being manufactured at a low cost.

[Means and Operation for Solving the Problem]

According to the present invention, the above mentioned object can be attained by a chip on glass mounting substrate characterized in that a transparent electrode is formed by an ITO film or the like having a predetermined circuit pattern over a glass substrate; an Ni-P layer having a pattern such as a bonding metal or a drawing electrode is formed by electroless plating over the transparent electrode; a portion where a pair of top and bottom substrates opposing to each other in the Ni-P layer is removed by photolitho-etching or lift-off technology; and wedge bonding by an AI wiring is carried out in case of mounting an IC chip.

According to the present invention, a chip on glass mounting substrate can be manufactured at a lower cost with better productivity by forming a pattern such as a bonding metal or a drawing electrode over a transparent electrode formed by an ITO

film or the like by electroless Ni-P plating compared to that manufactured by the conventional method using photolithography. In addition, there is absolutely no manufacturing tolerance of the pattern of the transparent electrode and the Ni-P layer formed over the transparent electrode. Further, bonding can be carried out in case that the Ni-P layer has a comparative thin thickness of approximately 0.5 µm, and so gap control can be easily carried out in a cell manufacturing process for a liquid crystal. Moreover, wedge bonding of Al wire is carried out in case of mounting an IC chip, accordingly, the generation of adhesion destruction due to contact potential at the contact portion of the combination of the Ni-P layer and the Al wire can be minimized.

[Embodiment]

5

10

15

20

Hereinafter, the present invention is explained based on examples illustrated in the drawings.

FIG. 1 shows sequentially each manufacturing process of one example of a chip on glass mounting substrate according to the present invention. A transparent electrode 2 is formed by an ITO film over a glass substrate 1 as shown in FIG. 1(A). Then, the transparent electrode 2 is pattered by an appropriate method into a predetermined circuit pattern as shown in FIG. 1(B). And then, an Ni-P layer 3 is formed by electroless plating over the pattern of the transparent electrode 2 as shown in FIG. 1(C).

Next, a photoresist 4 is coated over the transparent electrode 2 and the Ni-P layer 3. As the photoresist 4, OFPR-800 produced by Tokyo Ohka Kogyo Co., Ltd. is used. By exposure and development of the photoresist 4, the photoresist 4 is left at the necessary portion of the Ni-P layer 3 except a portion R interposed between a pair of top and bottom substrates as shown in FIG. 1(D). The portion R of the Ni-P layer 3 that is

10

15

20

not covered by the photoresist 4 is removed by etching. The portion R is etched by soaking in etching solution prepared by, for example, phosphoric acid, nitric acid, sulfuric acid, and acetic acid in the proportion of 100: 5: 5: 50, sequentially, for approximately 5 minutes at 60 °C.

Lastly, the photoresist 4 is removed, and a chip on glass mounting substrate 5 is completed as shown in FIG. 1(E). Therefore, the Ni-P layer 3 is removed by so-called photolitho-etching.

A chip on glass mounting substrate according to the present invention is manufactured to have the foregoing structure. An IC chip can be mounted by die bonding of an IC chip 6 to a predetermined position over the Ni-P layer 3, and by wedge bonding of an Al wire 7 as shown in FIG 2. Hence, the IC chip 6 can be mounted on the chip on glass mounting substrate 5.

FIG. 3 shows a modified example of the manufacturing process shown in FIG. 1. In this example, a photoresist 4 is coated over a glass substrate 1 provided with a patterned transparent electrode 2 into a predetermined pattern, and the photoresist 4 is exposed and developed to leave the photoresist 4, for example, only at a portion of R interposed between a pair of top and bottom substrate as shown in FIG. 3(A). Then, an Ni-P layer 3 is formed over the pattern of the transparent electrode 2 by electroless plating as shown in FIG. 3(B). And then, the photoresist 4 left over the transparent electrode 2 is removed together with the Ni-P layer 3 that plates the photoresist 4, accordingly, the chip on glass substrate 5 is completed as shown in FIG. 1(E). Therefore, in this instance, the Ni-P layer 3 is removed by so-called lift off technology. [Effect of the Invention]

As described above, according to the invention, a transparent electrode is

10

15

20

formed by an ITO film or the like having a predetermined circuit pattern over a glass substrate; an Ni-P layer having a pattern such as a bonding metal or a drawing electrode is formed by electroless plating over the transparent electrode; and a portion where a pair of top and bottom substrates opposing to each other in the Ni-P layer is removed by photolitho-etching or lift-off technology; then, wedge bonding of an Al wire is carried out in case of mounting an IC chip. Accordingly, a chip on glass mounting substrate can be manufactured at a lower cost with better productivity by forming a pattern such as a bonding metal or a drawing electrode over the transparent electrode formed by an ITO film or the like by electroless Ni-P plating compared to that manufactured by the conventional method using photolithography.

In addition, there is absolutely no manufacturing tolerance of the pattern of a transparent electrode and an Ni-P layer formed thereover. Further, bonding can be carried out in case that the Ni-P layer has a comparative thin thickness, for example, approximately 0.5 µm, and so gap control can be easily carried out in a process for manufacturing a liquid crystal cell. Moreover, an IC chip is mounted by wedge bonding of an Al wire, accordingly, the generation of adhesion destruction due to contact potential at the contact portion of the combination the Ni-P layer and the Al wire can be minimized.

According to the present invention, a chip on glass mounting substrate can be obtained at a low cost with good productivity. In addition, a chip on glass mounting substrate that is extremely useful in the manufacture of a liquid crystal display panel or the like can be realized.

4. Brief Description of the Drawings

FIGS. 1A to 1E are schematic cross-sectional views for showing sequentially

10

each manufacturing process of one example of a chip on glass mounting substrate according to the present invention, FIG. 2 is a schematic cross-sectional view for showing a state of mounting an IC chip by utilizing the chip on glass mounting substrate shown in FIG. 1, and FIGS. 3A and 3B are schematic cross-sectional views for showing a modified example of the manufacturing process shown in FIG. 1.

1...Glass substrate; 2...Transparent electrode; 3...Ni-P layer; 4...Photoresist; 5...Chip on glass mounting substrate; 6...IC chip; and 7...Al wire.

Applicant: Stanley Electric Co., Ltd.

Agent: Patent Attorney, Kazuyuki HIRAYAMA,

Patent Attorney, Yasuzo KAIZU

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER: _____

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.